

INTERNATIONAL STANDARD

NORME INTERNATIONALE

**Mechanical standardization of semiconductor devices –
Part 6-6: General rules for the preparation of outline drawings of surface
mounted semiconductor device packages – Design guide for fine pitch land grid
array (FLGA)**

**Normalisation mécanique des dispositifs à semiconducteurs –
Partie 6-6: Règles générales pour la préparation des dessins d'encombrement
des dispositifs à semiconducteurs à montage en surface – Guide de conception
des dispositifs FLGA**



THIS PUBLICATION IS COPYRIGHT PROTECTED

Copyright © 2001 IEC, Geneva, Switzerland

All rights reserved. Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or IEC's member National Committee in the country of the requester.

If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication, please contact the address below or your local IEC member National Committee for further information.

Droits de reproduction réservés. Sauf indication contraire, aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de la CEI ou du Comité national de la CEI du pays du demandeur.

Si vous avez des questions sur le copyright de la CEI ou si vous désirez obtenir des droits supplémentaires sur cette publication, utilisez les coordonnées ci-après ou contactez le Comité national de la CEI de votre pays de résidence.

IEC Central Office
3, rue de Varembe
CH-1211 Geneva 20
Switzerland

Tel.: +41 22 919 02 11
Fax: +41 22 919 03 00
info@iec.ch
www.iec.ch

About the IEC

The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes International Standards for all electrical, electronic and related technologies.

About IEC publications

The technical content of IEC publications is kept under constant review by the IEC. Please make sure that you have the latest edition, a corrigenda or an amendment might have been published.

Useful links:

IEC publications search - www.iec.ch/searchpub

The advanced search enables you to find IEC publications by a variety of criteria (reference number, text, technical committee,...).

It also gives information on projects, replaced and withdrawn publications.

IEC Just Published - webstore.iec.ch/justpublished

Stay up to date on all new IEC publications. Just Published details all new publications released. Available on-line and also once a month by email.

Electropedia - www.electropedia.org

The world's leading online dictionary of electronic and electrical terms containing more than 30 000 terms and definitions in English and French, with equivalent terms in additional languages. Also known as the International Electrotechnical Vocabulary (IEV) on-line.

Customer Service Centre - webstore.iec.ch/csc

If you wish to give us your feedback on this publication or need further assistance, please contact the Customer Service Centre: csc@iec.ch.

A propos de la CEI

La Commission Electrotechnique Internationale (CEI) est la première organisation mondiale qui élabore et publie des Normes internationales pour tout ce qui a trait à l'électricité, à l'électronique et aux technologies apparentées.

A propos des publications CEI

Le contenu technique des publications de la CEI est constamment revu. Veuillez vous assurer que vous possédez l'édition la plus récente, un corrigendum ou amendement peut avoir été publié.

Liens utiles:

Recherche de publications CEI - www.iec.ch/searchpub

La recherche avancée vous permet de trouver des publications CEI en utilisant différents critères (numéro de référence, texte, comité d'études,...).

Elle donne aussi des informations sur les projets et les publications remplacées ou retirées.

Just Published CEI - webstore.iec.ch/justpublished

Restez informé sur les nouvelles publications de la CEI. Just Published détaille les nouvelles publications parues. Disponible en ligne et aussi une fois par mois par email.

Electropedia - www.electropedia.org

Le premier dictionnaire en ligne au monde de termes électroniques et électriques. Il contient plus de 30 000 termes et définitions en anglais et en français, ainsi que les termes équivalents dans les langues additionnelles. Egalement appelé Vocabulaire Electrotechnique International (VEI) en ligne.

Service Clients - webstore.iec.ch/csc

Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions contactez-nous: csc@iec.ch.

INTERNATIONAL STANDARD

NORME INTERNATIONALE

Mechanical standardization of semiconductor devices –

Part 6-6: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for fine pitch land grid array (FLGA)

Normalisation mécanique des dispositifs à semiconducteurs –

Partie 6-6: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semiconducteurs à montage en surface – Guide de conception des dispositifs FLGA

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

PRICE CODE
CODE PRIX

M

ICS 31.080.01

ISBN 978-2-83220-590-7

Warning! Make sure that you obtained this publication from an authorized distributor.
Attention! Veuillez vous assurer que vous avez obtenu cette publication via un distributeur agréé.

INTERNATIONAL ELECTROTECHNICAL COMMISSION

MECHANICAL STANDARDIZATION OF SEMICONDUCTOR DEVICES –

Part 6-6: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for fine-pitch land grid array (FLGA)

FOREWORD

- 1) The IEC (International Electrotechnical Commission) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of the IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, the IEC publishes International Standards. Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work, International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. The IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of the IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested National Committees.
- 3) The documents produced have the form of recommendations for international use and are published in the form of standards, technical specifications, technical reports or guides and they are accepted by the National Committees in that sense.
- 4) In order to promote international unification, IEC National Committees undertake to apply IEC International Standards transparently to the maximum extent possible in their national and regional standards. Any divergence between the IEC Standard and the corresponding national or regional standard shall be clearly indicated in the latter.
- 5) The IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with one of its standards.
- 6) Attention is drawn to the possibility that some of the elements of this International Standard may be the subject of patent rights. The IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 60191-6-6 has been prepared by subcommittee 47D: Mechanical standardization of semiconductor devices, of IEC technical committee 47: Semiconductor devices.

This bilingual version (2013-01) corresponds to the monolingual English version, published in 2001-03.

The text of this standard is based on the following documents:

FDIS	Report on voting
47D/404/FDIS	47D/421/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

The French version of this standard has not been voted upon.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 3.

The committee has decided that the contents of this publication will remain unchanged until 2003. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

INTRODUCTION

The demand for area array style packages exists because of the multi-functions and high performance of electrical equipment. The objective of this design guide is to standardize outlines and to get interchangeability of FLGA packages. The terminal pitch and package outlines of these fine-pitch array packages are smaller than those of LGA packages.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001

MECHANICAL STANDARDIZATION OF SEMICONDUCTOR DEVICES –

Part 6-6: General rules for the preparation of outline drawings of surface mounted semiconductor device packages – Design guide for fine-pitch land grid array (FLGA)

1 Scope

This part of IEC 60191 provides common outline drawings and dimensions for all types of structures and composed materials of fine-pitch land grid array (hereinafter called FLGA) whose terminal pitch is less than, or equal to, 0,80 mm and whose package body outline is square.

2 Normative references

The following normative documents contain provisions which, through reference in this text, constitute provisions of this part of IEC 60191. For dated references, subsequent amendments to, or revisions of, any of these publications do not apply. However, parties to agreements based on this part of IEC 60191 are encouraged to investigate the possibility of applying the most recent editions of the normative documents indicated below. For undated references, the latest edition of the normative document referred to applies. Members of IEC and ISO maintain registers of currently valid International Standards.

IEC 60191 (all parts), *Mechanical standardization of semiconductor devices*

3 Definitions

For the purposes of this part of IEC 60191, the following definitions, as well as those given in the other parts of this standard, apply.

3.1

flanged type

type whose package body size (body length and width) consists of its own flange composed around the encapsulation or lid

3.2

type of real chip size

type whose package body size (body length and width) consists of an encapsulation around the real chip only

3.3

FLGA

packages with metal lands or metal bumps of which the terminal height is less than, or equal to, 100 μm , and whose terminal pitch is less than, or equal to, 0,80 mm, positioned in an array on the base plane of the package as external terminals

This package structure makes it possible to surface-mount the packages to the printed circuit board

3.4

material designation

FLGA packages are classified according to the following two material designations:

3.4.1

plastic type (P-FLGA)


plastic-type classification is assigned to packages which consist of resin substrate as interposer material (for example, glass-epoxy, poly-imid)

3.4.2

ceramic type (C-FLGA)

ceramic-type classification is assigned to packages which consist of ceramic substrate as interposer material

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001



NOTE 1 Zone of a visible index on the top surface.

NOTE 2 Datum A and B are the axes defined by the terminal positions indicated with datum targets.

NOTE 3 Primary datum S and seating plane to be defined by the method of least squares of spherical crowns of terminals.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001

Table 1 – Group 1: Dimensions appropriate to mounting and interchangeability

Ref.	Limits to be observed			Recommended values for the dimensions mm	Note																																								
	Min.	Nom.	Max.																																										
n		X			1, 2																																								
nD		X			1																																								
nE		X																																											
A			X	A max. = 1,20, 1,70, 2,00	Includes heat slug Includes package warpage and tilt																																								
A ₁			X	A ₁ max. = 0,10																																									
Øb	X	X	X	At ceramic FLGA (C-FLGA) <table><tr><td></td><td>Min.</td><td>Nom.</td><td>Max.</td></tr><tr><td>at e = 0,80</td><td>0,45</td><td>0,50</td><td>0,55</td></tr><tr><td>at e = 0,65</td><td>0,35</td><td>0,40</td><td>0,45</td></tr><tr><td>at e = 0,50</td><td>0,25</td><td>0,30</td><td>0,35</td></tr><tr><td>at e = 0,40</td><td>0,20</td><td>0,25</td><td>0,30</td></tr></table> At plastic FLGA (P-FLGA) <table><tr><td></td><td>Min.</td><td>Nom.</td><td>Max.</td></tr><tr><td>at e = 0,80</td><td>0,35</td><td>0,40</td><td>0,45</td></tr><tr><td>at e = 0,65</td><td>0,28</td><td>0,33</td><td>0,38</td></tr><tr><td>at e = 0,50</td><td>0,20</td><td>0,25</td><td>0,30</td></tr><tr><td>at e = 0,40</td><td>0,15</td><td>0,20</td><td>0,25</td></tr></table>		Min.	Nom.	Max.	at e = 0,80	0,45	0,50	0,55	at e = 0,65	0,35	0,40	0,45	at e = 0,50	0,25	0,30	0,35	at e = 0,40	0,20	0,25	0,30		Min.	Nom.	Max.	at e = 0,80	0,35	0,40	0,45	at e = 0,65	0,28	0,33	0,38	at e = 0,50	0,20	0,25	0,30	at e = 0,40	0,15	0,20	0,25	
	Min.	Nom.	Max.																																										
at e = 0,80	0,45	0,50	0,55																																										
at e = 0,65	0,35	0,40	0,45																																										
at e = 0,50	0,25	0,30	0,35																																										
at e = 0,40	0,20	0,25	0,30																																										
	Min.	Nom.	Max.																																										
at e = 0,80	0,35	0,40	0,45																																										
at e = 0,65	0,28	0,33	0,38																																										
at e = 0,50	0,20	0,25	0,30																																										
at e = 0,40	0,15	0,20	0,25																																										
		X		At flanged type D = 4,0, 5,0, 6,0, 7,0, 8,0, 9,0, 10,0, 11,0, 12,0, 13,0, 14,0, 15,0, 16,0, 17,0, 18,0, 19,0, 20,0, 21,0 At type of real chip size D = from 3,1 to 21,0	Dimension range shows nominal value																																								
		X		At flanged type E = 4,0, 5,0, 6,0, 7,0, 8,0, 9,0, 10,0, 11,0, 12,0, 13,0, 14,0, 15,0, 16,0, 17,0, 18,0, 19,0, 20,0, 21,0 At type of real chip size E = from 3,1 to 21,0	Dimension range shows nominal value																																								
		X		e = 0,80, 0,65, 0,50, 0,40																																									
v			X	v = 0,15	Includes burrs																																								
w			X	at e = 0,80 w = 0,20 at e = 0,65 w = 0,20 at e = 0,50 w = 0,20 at e = 0,40 w = 0,15																																									
x			X	at e = 0,80 x = 0,08 at e = 0,65 x = 0,08 at e = 0,50 x = 0,05 at e = 0,40 x = 0,05																																									

Table 1 – (continued)

Ref.	Limits to be observed			Recommended values for the dimensions mm	Note
	Min.	Nom.	Max.		
y			X	at e = 0,80 y = 0,10 at e = 0,65 y = 0,10 at e = 0,50 y = 0,08 at e = 0,40 y = 0,08	
y ₁			X	y ₁ = 0,2	
NOTE 1 The values stipulated by the mathematical expression should be applied to the individual overall dimensional standards.					
NOTE 2 Symbol n refers to the total number of terminal positions.					

Table 2 – Group 2: Dimensions appropriate to mounting and gauging

Ref.	Limits to be observed			Recommended values for the dimensions mm	Note
	Min.	Nom.	Max.		
Øb2			X	At ceramic FLGA (C-FLGA) at e = 0,80 b2 = 0,63 at e = 0,65 b2 = 0,53 at e = 0,50 b2 = 0,40 at e = 0,40 b2 = 0,35 At plastic FLGA (P-FLGA) at e = 0,80 b2 = 0,53 at e = 0,65 b2 = 0,46 at e = 0,50 b2 = 0,35 at e = 0,40 b2 = 0,30	
		X		e = 0,80, 0,65, 0,50, 0,40	
		X		eD = e x (nD – 1)	1 ^a
		X		eE = e x (nE – 1)	
^a See note 1 of table 1.					

Table 3 – Group 3: Dimensions appropriate to automated handling

Ref.	Limits to be observed			Recommended values for the dimensions mm	Note
	Min.	Nom.	Max.		
A			X	A max. = 1,20, 1,70, 2,00	Includes heat slug Includes package warpage and tilt
		X		D/E = 4,0, 5,0, 6,0, 7,0, 8,0, 9,0, 10,0, 11,0, 12,0, 13,0, 14,0, 15,0, 16,0, 17,0, 18,0, 19,0, 20,0, 21,0	
		X			
y ₁			X	y ₁ = 0,2	

Table 4 – Group 4: Dimensions for information only

Ref.	Limits to be observed			Recommended values for the dimensions mm	Note
	Min.	Nom.	Max.		
		X		$ZD = (D - e \times (nD - 1))/2$	1 ^a
		X		$ZE = (E - e \times (nE - 1))/2$	
^a See note 1 of table 1.					

Table 5 – Dimensions and ball matrix

e = 0,80	Maximum matrix row family					Maximum matrix – 1 row family					Maximum matrix – 2 row family				
E × D	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE
4 × 4	–	–	–	–	–	4	4	16	0,80	0,80	3	3	9	1,20	1,20
5 × 5	6	6	36	0,50	0,50	5	5	25	0,90	0,90	4	4	16	1,30	1,30
6 × 6	–	–	–	–	–	7	7	49	0,60	0,60	6	6	36	1,00	1,00
7 × 7	–	–	–	–	–	8	8	64	0,70	0,70	7	7	49	1,10	1,10
8 × 8	–	–	–	–	–	9	9	81	0,80	0,80	8	8	64	1,20	1,20
9 × 9	11	11	121	0,50	0,50	10	10	100	0,90	0,90	9	9	81	1,30	1,30
10 × 10	–	–	–	–	–	12	12	144	0,60	0,60	11	11	121	1,00	1,00
11 × 11	–	–	–	–	–	13	13	169	0,70	0,70	12	12	144	1,10	1,10
12 × 12	–	–	–	–	–	14	14	196	0,80	0,80	13	13	169	1,20	1,20
13 × 13	16	16	256	0,50	0,50	15	15	225	0,90	0,90	14	14	196	1,30	1,30
14 × 14	–	–	–	–	–	17	17	289	0,60	0,60	16	16	256	1,00	1,00
15 × 15	–	–	–	–	–	18	18	324	0,70	0,70	17	17	289	1,10	1,10
16 × 16	–	–	–	–	–	19	19	361	0,80	0,80	18	18	324	1,20	1,20
17 × 17	21	21	441	0,50	0,50	20	20	400	0,90	0,90	19	19	361	1,30	1,30
18 × 18	–	–	–	–	–	22	22	484	0,60	0,60	21	21	441	1,00	1,00
19 × 19	–	–	–	–	–	23	23	529	0,70	0,70	22	22	484	1,10	1,10
20 × 20	–	–	–	–	–	24	24	576	0,80	0,80	23	23	529	1,20	1,20
21 × 21	26	26	676	0,50	0,50	25	25	625	0,90	0,90	24	24	576	1,30	1,30
e = 0,65	Maximum matrix row family					Maximum matrix – 1 row family					Maximum matrix – 2 row family				
E × D	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE
4 × 4	–	–	–	–	–	5	5	25	0,700	0,700	4	4	16	1,025	1,025
5 × 5	–	–	–	–	–	7	7	49	0,550	0,550	6	6	36	0,875	0,875
6 × 6	–	–	–	–	–	8	8	64	0,725	0,725	7	7	49	1,050	1,050
7 × 7	–	–	–	–	–	10	10	100	0,575	0,575	9	9	81	0,900	0,900
8 × 8	–	–	–	–	–	11	11	121	0,750	0,750	10	10	100	1,075	1,075
9 × 9	–	–	–	–	–	13	13	169	0,600	0,600	12	12	144	0,925	0,925
10 × 10	15	15	225	0,450	0,450	14	14	196	0,775	0,775	13	13	169	1,100	1,100
11 × 11	–	–	–	–	–	16	16	256	0,625	0,625	15	15	225	0,950	0,950
12 × 12	18	18	324	0,475	0,475	17	17	289	0,800	0,800	16	16	256	1,125	1,125
13 × 13	–	–	–	–	–	19	19	361	0,650	0,650	18	18	324	0,975	0,975
14 × 14	21	21	441	0,500	0,500	20	20	400	0,825	0,825	19	19	361	1,150	1,150
15 × 15	–	–	–	–	–	22	22	484	0,675	0,675	21	21	441	1,000	1,000
16 × 16	24	24	576	0,525	0,525	23	23	529	0,850	0,850	22	22	484	1,175	1,175
17 × 17	–	–	–	–	–	25	25	625	0,700	0,700	24	24	576	1,025	1,025
18 × 18	–	–	–	–	–	27	27	729	0,550	0,550	26	26	676	0,875	0,875
19 × 19	–	–	–	–	–	28	28	784	0,725	0,725	27	27	729	1,050	1,050
20 × 20	–	–	–	–	–	30	30	900	0,575	0,575	29	29	841	0,900	0,900
21 × 21	–	–	–	–	–	31	31	961	0,750	0,750	30	30	900	1,075	1,075

Table 5 – (continued)

e = 0,50	Maximum matrix row family					Maximum matrix – 1 row family					Maximum matrix – 2 row family				
E × D	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE
4 × 4	–	–	–	–	–	7	7	49	0,50	0,50	6	6	36	0,75	0,75
5 × 5	–	–	–	–	–	9	9	81	0,50	0,50	8	8	64	0,75	0,75
6 × 6	–	–	–	–	–	11	11	121	0,50	0,50	10	10	100	0,75	0,75
7 × 7	–	–	–	–	–	13	13	169	0,50	0,50	12	12	144	0,75	0,75
8 × 8	–	–	–	–	–	15	15	225	0,50	0,50	14	14	196	0,75	0,75
9 × 9	–	–	–	–	–	17	17	289	0,50	0,50	16	16	256	0,75	0,75
10 × 10	–	–	–	–	–	19	19	361	0,50	0,50	18	18	324	0,75	0,75
11 × 11	–	–	–	–	–	21	21	441	0,50	0,50	20	20	400	0,75	0,75
12 × 12	–	–	–	–	–	23	23	529	0,50	0,50	22	22	484	0,75	0,75
13 × 13	–	–	–	–	–	25	25	625	0,50	0,50	24	24	576	0,75	0,75
14 × 14	–	–	–	–	–	27	27	729	0,50	0,50	26	26	676	0,75	0,75
15 × 15	–	–	–	–	–	29	29	841	0,50	0,50	28	28	784	0,75	0,75
16 × 16	–	–	–	–	–	31	31	961	0,50	0,50	30	30	900	0,75	0,75
17 × 17	–	–	–	–	–	33	33	1089	0,50	0,50	32	32	1024	0,75	0,75
18 × 18	–	–	–	–	–	35	35	1225	0,50	0,50	34	34	1156	0,75	0,75
19 × 19	–	–	–	–	–	37	37	1369	0,50	0,50	36	36	1296	0,75	0,75
20 × 20	–	–	–	–	–	39	39	1521	0,50	0,50	38	38	1444	0,75	0,75
21 × 21	–	–	–	–	–	41	41	1681	0,50	0,50	40	40	1600	0,75	0,75
e = 0,40	Maximum matrix row family					Maximum matrix – 1 row family					Maximum matrix – 2 row family				
E × D	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE	nD	nE	n	ZD	ZE
4 × 4	9	9	81	0,40	0,40	8	8	64	0,60	0,60	7	7	49	0,80	0,80
5 × 5	–	–	–	–	–	11	11	121	0,50	0,50	10	10	100	0,70	0,70
6 × 6	14	14	196	0,40	0,40	13	13	169	0,60	0,60	12	12	144	0,80	0,80
7 × 7	–	–	–	–	–	16	16	256	0,50	0,50	15	15	225	0,70	0,70
8 × 8	19	19	361	0,40	0,40	18	18	324	0,60	0,60	17	17	289	0,80	0,80
9 × 9	–	–	–	–	–	21	21	441	0,50	0,50	20	20	400	0,70	0,70
10 × 10	24	24	576	0,40	0,40	23	23	529	0,60	0,60	22	22	484	0,80	0,80
11 × 11	–	–	–	–	–	26	26	676	0,50	0,50	25	25	625	0,70	0,70
12 × 12	29	29	841	0,40	0,40	28	28	784	0,60	0,60	27	27	729	0,80	0,80
13 × 13	–	–	–	–	–	31	31	961	0,50	0,50	30	30	900	0,70	0,70
14 × 14	34	34	1156	0,40	0,40	33	33	1089	0,60	0,60	32	32	1024	0,80	0,80
15 × 15	–	–	–	–	–	36	36	1296	0,50	0,50	35	35	1225	0,70	0,70
16 × 16	39	39	1521	0,40	0,40	38	38	1444	0,60	0,60	37	37	1369	0,80	0,80
17 × 17	–	–	–	–	–	41	41	1681	0,50	0,50	40	40	1600	0,70	0,70
18 × 18	44	44	1936	0,40	0,40	43	43	1849	0,60	0,60	42	42	1764	0,80	0,80
19 × 19	–	–	–	–	–	46	46	2116	0,50	0,50	45	45	2025	0,70	0,70
20 × 20	49	49	2401	0,40	0,40	48	48	2304	0,60	0,60	47	47	2209	0,80	0,80
21 × 21	–	–	–	–	–	51	51	2601	0,50	0,50	50	50	2500	0,70	0,70

NOTE The relations among package body size, maximum number of terminals, maximum number of matrices, terminal pitch, and package over-hang are shown in this table. (Depopulated matrices and numbers of terminals are also involved.)

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2007

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

NORMALISATION MÉCANIQUE DES DISPOSITIFS À SEMICONDUCTEURS –

Partie 6-6: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semiconducteurs à montage en surface – Guide de conception des dispositifs FLGA

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) La CEI n'a prévu aucune procédure de marquage valant indication d'approbation et n'engage pas sa responsabilité pour les équipements déclarés conformes à une de ses Publications.
- 6) L'attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire l'objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.

La Norme internationale CEI 60191-6-6 a été établie par le sous-comité 47D: Normalisation mécanique des dispositifs à semiconducteurs, du comité d'études 47 de la CEI: Dispositifs à semiconducteurs.

La présente version bilingue (2013-01) correspond à la version anglaise monolingue publiée en 2001-03.

Le texte anglais de cette norme est issu des documents 47D/404/FDIS et 47D/421/RVD.

Le rapport de vote 47D/421/RVD donne toute information sur le vote ayant abouti à l'approbation de cette norme.

La version française n'a pas été soumise au vote.

Cette publication a été rédigée selon les Directives ISO/CEI, Partie 3.

Le comité a décidé que le contenu de la présente publication ne sera pas modifié avant 2003.
A cette date, la publication sera

- reconduite;
- supprimée;
- remplacée par une édition révisée, ou
- amendée.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001

INTRODUCTION

Une demande existe pour des boîtiers de type à matrice bidimensionnelle en raison des fonctions multiples et des hautes performances des matériels électriques. L'objectif du présent guide de conception est de normaliser les encombrements et d'assurer l'interchangeabilité des boîtiers de type FLGA. Les encombrements des pas des bornes et des boîtiers de ces boîtiers matriciels à pas fins sont inférieurs à ceux des boîtiers LGA.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001

NORMALISATION MÉCANIQUE DES DISPOSITIFS À SEMICONDUCTEURS –

Partie 6-6: Règles générales pour la préparation des dessins d'encombrement des dispositifs à semiconducteurs à montage en surface – Guide de conception des dispositifs FLGA

1 Domaine d'application

La présente partie de la CEI 60191 fournit les dessins d'encombrement et les dimensions courants de tous les types de structures et de matériaux composés des boîtiers matriciels à plots et à pas fin (appelés ci-après FLGA) dont le pas des bornes est inférieur ou égal à 0,80 mm et dont l'encombrement du corps du boîtier est carré.

2 Références normatives

Les documents normatifs suivants contiennent des dispositions qui, par suite de la référence qui y est faite, constituent des dispositions valables pour la présente partie de la CEI 60191. Pour les références datées, les amendements ultérieurs ou les révisions de ces publications ne s'appliquent pas. Toutefois, les parties prenantes aux accords fondés sur la présente partie de la CEI 60191 sont invitées à rechercher la possibilité d'appliquer les éditions les plus récentes des documents normatifs indiqués ci-après. Pour les références non datées, la dernière édition du document de référence s'applique. Les membres de la CEI et de l'ISO possèdent le registre des Normes internationales en vigueur.

CEI 60191 (toutes les parties), *Normalisation mécanique des dispositifs à semiconducteurs*

3 Définitions

Pour les besoins de la présente partie de la CEI 60191, les définitions qui suivent, ainsi que celles qui sont données dans les autres parties la présente norme, s'appliquent.

3.1

type à bride

type dont les dimensions du corps du boîtier (longueur et largeur du corps) sont constituées de sa propre bride composée autour de l'encapsulation ou du couvercle

3.2

type de taille réelle de la puce

type dont les dimensions du corps du boîtier (longueur et largeur du corps) sont constituées d'une encapsulation autour de la puce réelle seulement

3.3

FLGA

boîtiers avec pastilles métalliques ou bosses métalliques dont la hauteur de borne est inférieure ou égale à 100 μm et dont le pas des bornes est inférieur ou égal à 0,80 mm, positionnées dans une matrice sur le plan de base du boîtier en tant que bornes externes

Cette structure de boîtier permet de monter en surface les boîtiers sur la carte de circuit imprimé

3.4

désignation du matériau

les boîtiers FLGA sont classés conformément aux deux désignations de matériaux suivantes:

3.4.1

type plastique (P-FLGA)


la classification de type plastique est assignée à des boîtiers constitués d'un substrat en résine en tant que matériau interposeur (par exemple, verre époxydique, polyimide)

3.4.2

type céramique (C-FLGA)

la classification de type céramique est assignée à des boîtiers constitués d'un substrat en céramique en tant que matériau interposeur

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001



IEC 300/01

NOTE 1 Zone d'index visible sur la surface supérieure.

NOTE 2 Les références A et B sont les axes définis par les positions des bornes, indiqués avec des cibles de référence.

NOTE 3 Référence primaire S et surface de portée à définir par la méthode des moindres carrés de couronnes sphériques de bornes.

IECNORM.COM : Click to view the full PDF of IEC 60191-6-6:2001

Tableau 1 – Groupe 1: Dimensions appropriées au montage et à l'interchangeabilité

Réf.	Limites à observer			Valeurs recommandées pour les dimensions mm	Note																																								
	Min.	Nom.	Max.																																										
n		X			1, 2																																								
nD		X			1																																								
nE		X																																											
A			X	A max. = 1,20, 1,70, 2,00	Inclut gaine thermique Inclut gauchissement et inclinaison du boîtier																																								
A ₁			X	A ₁ max. = 0,10																																									
Øb	X	X	X	FLGA céramique (C-FLGA) <table><tr><td></td><td>Min.</td><td>Nom.</td><td>Max.</td></tr><tr><td>à e = 0,80</td><td>0,45</td><td>0,50</td><td>0,55</td></tr><tr><td>à e = 0,65</td><td>0,35</td><td>0,40</td><td>0,45</td></tr><tr><td>à e = 0,50</td><td>0,25</td><td>0,30</td><td>0,35</td></tr><tr><td>à e = 0,40</td><td>0,20</td><td>0,25</td><td>0,30</td></tr></table> FLGA plastique (P-FLGA) <table><tr><td></td><td>Min.</td><td>Nom.</td><td>Max.</td></tr><tr><td>à e = 0,80</td><td>0,35</td><td>0,40</td><td>0,45</td></tr><tr><td>à e = 0,65</td><td>0,28</td><td>0,33</td><td>0,38</td></tr><tr><td>à e = 0,50</td><td>0,20</td><td>0,25</td><td>0,30</td></tr><tr><td>à e = 0,40</td><td>0,15</td><td>0,20</td><td>0,25</td></tr></table>		Min.	Nom.	Max.	à e = 0,80	0,45	0,50	0,55	à e = 0,65	0,35	0,40	0,45	à e = 0,50	0,25	0,30	0,35	à e = 0,40	0,20	0,25	0,30		Min.	Nom.	Max.	à e = 0,80	0,35	0,40	0,45	à e = 0,65	0,28	0,33	0,38	à e = 0,50	0,20	0,25	0,30	à e = 0,40	0,15	0,20	0,25	
	Min.	Nom.	Max.																																										
à e = 0,80	0,45	0,50	0,55																																										
à e = 0,65	0,35	0,40	0,45																																										
à e = 0,50	0,25	0,30	0,35																																										
à e = 0,40	0,20	0,25	0,30																																										
	Min.	Nom.	Max.																																										
à e = 0,80	0,35	0,40	0,45																																										
à e = 0,65	0,28	0,33	0,38																																										
à e = 0,50	0,20	0,25	0,30																																										
à e = 0,40	0,15	0,20	0,25																																										
		X		Type à bride D = 4,0, 5,0, 6,0, 7,0, 8,0, 9,0, 10,0, 11,0, 12,0, 13,0, 14,0, 15,0, 16,0, 17,0, 18,0, 19,0, 20,0, 21,0 Type de taille réelle de la puce D = de 3,1 à 21,0	La plage de dimensions représente la valeur nominale																																								
		X		Type à bride E = 4,0, 5,0, 6,0, 7,0, 8,0, 9,0, 10,0, 11,0, 12,0, 13,0, 14,0, 15,0, 16,0, 17,0, 18,0, 19,0, 20,0, 21,0 Type de taille réelle de la puce E = de 3,1 à 21,0	La plage de dimensions représente la valeur nominale																																								
		X		e = 0,80, 0,65, 0,50, 0,40																																									
v			X	v = 0,15	Inclut les bavures																																								
w			X	à e = 0,80 w = 0,20 à e = 0,65 w = 0,20 à e = 0,50 w = 0,20 à e = 0,40 w = 0,15																																									
x			X	à e = 0,80 x = 0,08 à e = 0,65 x = 0,08 à e = 0,50 x = 0,05 à e = 0,40 x = 0,05																																									

Tableau 1 – (suite)

Réf.	Limites à observer			Valeurs recommandées pour les dimensions mm	Note
	Min.	Nom.	Max.		
y			X	à e = 0,80 y = 0,10 à e = 0,65 y = 0,10 à e = 0,50 y = 0,08 à e = 0,40 y = 0,08	
y ₁			X	y ₁ = ,2	
NOTE 1 Il convient d'appliquer aux normes de dimensions globales individuelles les valeurs stipulées par l'expression mathématique.					
NOTE 2 Le symbole n se réfère au nombre total de positions des bornes.					

Tableau 2 – Groupe 2: Dimensions appropriées au montage et au calibrage

Réf.	Limites à observer			Valeurs recommandées pour les dimensions mm	Note
	Min.	Nom.	Max.		
Øb2			X	FLGA céramique (C-FLGA) à e = 0,80 b2 = 0,63 à e = 0,65 b2 = 0,53 à e = 0,50 b2 = 0,40 à e = 0,40 b2 = 0,35 FLGA plastique (P-FLGA) à e = 0,80 b2 = 0,53 à e = 0,65 b2 = 0,46 à e = 0,50 b2 = 0,35 à e = 0,40 b2 = 0,30	
		X		e = 0,80, 0,65, 0,50, 0,40	
		X		eD = e x (nD – 1)	1 ^a
		X		eE = e x (nE – 1)	

^a Voir note 1 du Tableau 1.